programari de disseny intel Quartus Prime

INTRODUCCIÓ
El programari Intel® Quartus® Prime és revolucionari en rendiment i productivitat per als dissenys FPGA, CPLD i SoC, i ofereix un camí ràpid per convertir el vostre concepte en realitat. El programari Intel Quartus Prime també admet moltes eines de tercers per a la síntesi, l'anàlisi del temps estàtic, la simulació a nivell de placa, l'anàlisi de la integritat del senyal i la verificació formal.
| INTEL QUARTUS PRIME DISSENY PROGRAMARI | DISPONIBILITAT | ||||
| PRO EDICIÓ
($) |
ESTÀNDARD EDICIÓ
($) |
LITE EDICIÓ
(GRATIS) |
|||
| Suport del dispositiu | Sèrie Intel® Agilex™ | P | |||
| Sèrie Intel® Stratix® | IV, V | P | |||
| 10 | P | ||||
| Sèrie Intel® Arria® | II | P1 | |||
| II, V | P | ||||
| 10 | P | P | |||
| Sèrie Intel® Cyclone® | IV, V | P | P | ||
| 10 LP | P | P | |||
| 10 GX | P2 | ||||
| Sèrie Intel® MAX® | II, V, 10 | P | P | ||
| Flux de disseny | Reconfiguració parcial | P | P3 | ||
| Disseny basat en blocs | P | ||||
| Optimització incremental | P | ||||
| Disseny d'entrada/planificació | IP Base Suite |
P |
P |
Disponible per a la compra | |
| Compilador Intel® HLS | P | P | P | ||
| Dissenyador de plataforma (estàndard) | P | P | |||
| Dissenyador de plataforma (Pro) | P | ||||
| Disseny de planificador de particions | P | P | |||
| Planificador de xips | P | P | P | ||
| Planificador de la interfície | P | ||||
| Regions de bloqueig lògic | P | P | |||
| VHDL | P | P | P | ||
| Verilog | P | P | P | ||
| SystemVerilog | P | P4 | P4 | ||
| VHDL-2008 | P | P4 | |||
| Simulació funcional | Programari Questa*-Intel® FPGA Starter Edition | P | P | P | |
| Programari Questa*-Intel® FPGA Edition | P5 | P5 | P 65 | ||
| Recopilació
(Síntesi i lloc i ruta) |
Instal·lador (lloc i ruta) | P | P | P | |
| Col·locació primerenca | P | ||||
| Registre de retemporització | P | P | |||
| Síntesi fractal | P | ||||
| Suport multiprocessador | P | P | |||
| Verificació de temps i potència | Analitzador de temps | P | P | P | |
| Disseny espacial Explorer II | P | P | P | ||
| Analitzador de potència | P | P | P | ||
| Calculadora de potència i tèrmica | P6 | ||||
| Depuració dins del sistema | Analitzador lògic de toc de senyal | P | P | P | |
| Kit d'eines de transceptor | P | P | |||
| Intel Advanced Link Analyzer | P | P | |||
| Suport del sistema operatiu (SO). | Compatibilitat amb Windows/Linux 64 bits | P | P | P | |
| Preu | Compra fixa: 3,995 dòlars
Flotador: 4,995 dòlars |
Compra fixa: 2,995 dòlars
Flotador: 3,995 dòlars |
Gratuït | ||
| Descarregar | Descarrega ara | Descarrega ara | Descarrega ara | ||
Notes
- L'únic FPGA Arria II compatible és el dispositiu EP2AGX45.
- El suport del dispositiu Intel Cyclone 10 GX està disponible de forma gratuïta al programari Pro Edition.
- Disponible només per a dispositius Cyclone V i Stratix V i requereix una llicència de reconfiguració parcial.
- Suport lingüístic limitat.
- Requereix una llicència addicional.
- Integrat al programari Intel Quartus Prime i disponible com a eina independent. Només és compatible amb dispositius Intel Agilex i Intel Stratix 10.
EINES ADICIONALS DE DESENVOLUPAMENT
| Intel® FPGA SDK per a OpenCLTM | •No calen llicències addicionals. •Comptat amb el programari Intel Quartus Prime Pro/Standard Edition. •La instal·lació del programari file inclou el programari Intel Quartus Prime Pro/Standard Edition i el programari OpenCL. |
| Compilador Intel HLS | •No es requereix cap llicència addicional. • Ara disponible com a descàrrega independent. • Compatible amb el programari Intel Quartus Prime Pro Edition. |
| DSP Builder per a FPGA Intel® | • Calen llicències addicionals. •DSP Builder per a FPGA Intel (només Advanced Blockset) és compatible amb el programari Intel Quartus Prime Pro Edition per a dispositius Intel Agilex, Intel Stratix 10, Intel Arria 10 i Intel Cyclone 10 GX. |
|
Nios® II Embedded Design Suite |
•No calen llicències addicionals. •Comptat amb totes les edicions del programari Intel Quartus Prime. •Inclou biblioteques i eines de desenvolupament de programari Nios II. |
| Suite de desenvolupament incrustat Intel® SoC FPGA (SoC EDS) | • Requereix llicències addicionals per a Arm* Development Studio per a Intel® SoC FPGA (Arm* DS per a Intel® SoC FPGA). • El SoC EDS Standard Edition és compatible amb el programari Intel Quartus Prime Lite/Standard Edition i el SoC EDS Pro Edition és compatible amb el programari Intel Quartus Prime Pro Edition. |
OpenCL i el logotip d'OpenCL són marques comercials d'Apple Inc. utilitzades amb permís de Khronos.
RESUM DE LES CARACTERÍSTIQUES DEL PROGRAMARI DE DISSENY INTEL QUARTUS PRIME
| Planificador de la interfície | Us permet crear ràpidament el vostre disseny d'E/S mitjançant comprovacions de legalitat en temps real. |
| Planificador de pins | Facilita el procés d'assignació i gestió de les assignacions de pins per a dissenys d'alta densitat i de gran nombre de pins. |
| Dissenyador de plataformes | Accelera el desenvolupament del sistema mitjançant la integració de funcions i subsistemes IP (col·lecció de funcions IP) mitjançant un enfocament jeràrquic i una interconnexió d'alt rendiment basada en una arquitectura de xarxa en un xip. |
| Nuclis IP disponibles | Us permet construir el vostre disseny a nivell de sistema amb nuclis IP d'Intel i dels socis IP de tercers d'Intel. |
| Síntesi | Proporciona suport d'idiomes ampliat per a System Verilog i VHDL 2008. |
| Suport de scripting | Admet operacions de línia d'ordres i scripts Tcl. |
| Optimització incremental | Ofereix una metodologia més ràpida per convergir per dissenyar la signatura. L'ajustador tradicional stage es divideix en s més finatages per a més control sobre el flux de disseny. |
| Reconfiguració parcial | Crea una regió física a l'FPGA que es pot reconfigurar per executar diferents funcions. Sintetitza, col·loca, encamina, tanca el temps i genera fluxos de bits de configuració per a les funcions implementades a la regió. |
| Fluxos de disseny basats en blocs | Proporciona flexibilitat per reutilitzar mòduls tancats de temps o blocs de disseny entre projectes i equips. |
| Arquitectura Intel® HyperflexTM FPGA | Ofereix un major rendiment bàsic i eficiència energètica per als dispositius Intel Agilex i Intel Stratix 10. |
| Síntesi física | Utilitza el coneixement posterior a la col·locació i el retard d'encaminament d'un disseny per millorar el rendiment. |
| Explorador espacial de disseny (DSE) | Augmenta el rendiment mitjançant la iteració automàtica de combinacions de la configuració del programari Intel Quartus Prime per trobar resultats òptims. |
| Prova creuada extensa | Proporciona suport per a la prova creuada entre les eines de verificació i la font de disseny files. |
| Assessors d'optimització | Proporciona consells específics de disseny per millorar el rendiment, l'ús de recursos i el consum d'energia. |
| Planificador de xips | Redueix el temps de verificació alhora que manté el tancament del temps, ja que permet que petits canvis de disseny posteriors a la col·locació i encaminament s'implementen en qüestió de minuts. |
| Analitzador de temps | Proporciona suport natiu de Synopsys Design Constraint (SDC) i us permet crear, gestionar i analitzar restriccions de temps complexes i realitzar ràpidament una verificació avançada de temps. |
| Analitzador lògic Signal Tap | Admet la majoria de canals, velocitats de rellotge més ràpides, s més gransampprofunditats de fitxer i les capacitats d'activació més avançades disponibles en un analitzador lògic incrustat. |
| Consola del sistema | Us permet depurar fàcilment el vostre FPGA en temps real mitjançant transaccions de lectura i escriptura. També us permet crear ràpidament una GUI per ajudar a supervisar i enviar dades al vostre FPGA. |
| Analitzador de potència | Us permet analitzar i optimitzar amb precisió el consum d'energia dinàmica i estàtica. |
| Auxiliar de disseny | Una eina de comprovació de regles de disseny que us permet arribar al tancament del disseny més ràpidament reduint el nombre d'iteracions necessàries i habilitant iteracions més ràpides amb una guia específica proporcionada per l'eina en diversos s.tages de compilació. |
| Síntesi fractal | Permet que el programari Intel Quartus Prime empaqueti de manera eficient les operacions aritmètiques als recursos lògics de FPGA, donant lloc a un rendiment significativament millorat. |
| Socis EDA | Ofereix suport de programari EDA per a síntesi, simulació funcional i de sincronització, anàlisi de sincronització estàtica, simulació a nivell de placa, anàlisi d'integritat del senyal i verificació formal. Per veure una llista completa de socis, visiteu |
Passos per començar
- Pas 1: Baixeu el programari gratuït Intel Quartus Prime Lite Edition a www.intel.com/quartus
- Pas 2: Orientar-se amb el tutorial interactiu del programari Intel Quartus Prime Després de la instal·lació, obriu el tutorial interactiu a la pantalla de benvinguda.
- Pas 3: Inscriu-te a la formació a www.intel.com/fpgatraining
© Intel Corporation. Intel, el logotip d'Intel i altres marques d'Intel són marques comercials d'Intel Corporation o de les seves filials. Altres noms i marques es poden reclamar com a propietat d'altres.
Documents/Recursos
![]() |
programari de disseny intel Quartus Prime [pdfGuia de l'usuari Programari de disseny Quartus Prime, programari de disseny Prime, programari de disseny, programari |





